{"title":"PTS – Uma Arquitetura de Alto Desempenho para Sistemas de Telecomunicações","authors":"J. H. Zilberberg, Artur Pestana, Eliso Cavalli","doi":"10.5753/sbac-pad.1990.23126","DOIUrl":null,"url":null,"abstract":"Este trabalho apresenta uma estrutura de Processamento Paralelo aplicável aos elementos que requerem alta capacidade de elaboração em uma arquitetura de rede inteligente. Descreve em particular, a estrutura de processamento para um Ponto de Transferência de Sinalização(PTS).","PeriodicalId":388504,"journal":{"name":"Anais do III Simpósio Brasileiro de Arquitetura de Computadores e Processamento Paralelo (SBAC-PP 1990)","volume":"82 1","pages":"0"},"PeriodicalIF":0.0000,"publicationDate":"1990-11-07","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":"0","resultStr":null,"platform":"Semanticscholar","paperid":null,"PeriodicalName":"Anais do III Simpósio Brasileiro de Arquitetura de Computadores e Processamento Paralelo (SBAC-PP 1990)","FirstCategoryId":"1085","ListUrlMain":"https://doi.org/10.5753/sbac-pad.1990.23126","RegionNum":0,"RegionCategory":null,"ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":null,"EPubDate":"","PubModel":"","JCR":"","JCRName":"","Score":null,"Total":0}
引用次数: 0
Abstract
Este trabalho apresenta uma estrutura de Processamento Paralelo aplicável aos elementos que requerem alta capacidade de elaboração em uma arquitetura de rede inteligente. Descreve em particular, a estrutura de processamento para um Ponto de Transferência de Sinalização(PTS).