An SOI CMOS, high gain and low noise transimpedance-limiting amplifier for 10Gb/s applications

IEEE Radio Frequency Integrated Circuits (RFIC) Symposium, 2006 Pub Date : 2006-06-11 DOI:10.1109/RFIC.2006.1651165

F. Pera, S. Voinigescu

引用次数: 4

Abstract

This paper presents a low noise, high gain transimpedance-limiting amplifier (TIALA) design for 10Gb/s applications, implemented in a 0.13mum SOI CMOS technology. Powered from a single 1.5V supply and consuming 165mW, the TIALA features auto-zero DC feedback and has 25muApp input current sensitivity (an estimated -16dBm optical sensitivity) with over 40dB electrical dynamic range and 14 kOhm linear gain

查看原文本刊更多论文

用于10Gb/s应用的高增益低噪声SOI CMOS通阻限制放大器

本文提出了一种低噪声，高增益的跨阻限制放大器(TIALA)设计，用于10Gb/s应用，采用0.13 μ m SOI CMOS技术实现。TIALA由单个1.5V电源供电，功耗为165mW，具有自动归零直流反馈功能，具有25muApp输入电流灵敏度(估计为-16dBm光学灵敏度)，具有超过40dB的电动态范围和14 kOhm线性增益

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

IEEE Radio Frequency Integrated Circuits (RFIC) Symposium, 2006

自引率

0.00%

发文量