A single-inductor-cascaded-stage topology for high conversion ratio boost regulator

2016 IEEE 34th International Conference on Computer Design (ICCD) Pub Date : 2016-10-01 DOI:10.1109/ICCD.2016.7753331

K. Z. Ahmed, S. Mukhopadhyay

引用次数: 1

Abstract

A single-inductor-cascaded-stage boost regulator topology is presented that time-multiplexes a single inductor using one-nFET-two-pFET power stage and a bias-gated Pulse-Frequency Modulation controller to achieve high conversion ratio. A test-chip in 130nm CMOS demonstrates 120× conversion using a single inductor while consuming 140nA bias current.

查看原文本刊更多论文

用于高转换率升压稳压器的单电感级联级拓扑结构

提出了一种单电感级联升压调节器拓扑结构，该拓扑结构利用一个nfet -两个pfet功率级和一个偏置门控脉冲调频控制器对单个电感进行时间复用，以实现高转换率。130nm CMOS测试芯片在消耗140nA偏置电流的情况下，使用单个电感实现了120x转换。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

2016 IEEE 34th International Conference on Computer Design (ICCD)

自引率

0.00%

发文量