A 32b microprocessor with on-chip 2Kbyte instruction cache

1987 IEEE International Solid-State Circuits Conference. Digest of Technical Papers Pub Date : 1900-01-01 DOI:10.1109/ISSCC.1987.1157215

M. Horowitz, J. Hennessy, P. Chow, P. Gulak, J. Acken, A. Agarwal, Chorng-Yeung Chu, S. McFarling, S. Przybylski, S. Richardson, A. Salz, R. Simoni, D. Stark, P. Steenkiste, S. Tjiang, M. Wing

引用次数: 15

Abstract

A Reduced Instruction Set Computer with a 5-stage pipeline implemented with 150K transistors on an 8mm×8.5mm chip in a 2μm, 2 layer metal CMOS process, will be reported. At operational frequency of 20MHz, a 12MIPS performance has been achieved.

查看原文本刊更多论文

带有片上2Kbyte指令缓存的32b微处理器

在2μm的2层金属CMOS工艺中，在8mm×8.5mm芯片上使用150K晶体管实现5级流水线的精简指令集计算机。在20MHz的工作频率下，实现了12MIPS的性能。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

1987 IEEE International Solid-State Circuits Conference. Digest of Technical Papers

自引率

0.00%

发文量