An 8b 350MHz flash ADC

1987 IEEE International Solid-State Circuits Conference. Digest of Technical Papers Pub Date : 1900-01-01 DOI:10.1109/ISSCC.1987.1157115

Y. Yoshii, M. Nakamura, K. Hirasawa, A. Kayanuma, K. Asano

引用次数: 7

Abstract

A circuit technology and a self-aligned emitter process with poly-Si base contact, affording 350MHz conversion with power consumption of 1.5W, will be reported. A flash A/D conversion technique with error and nonlinearity suppression provides a 41.5dB SNR for a 30MHz input signal. The chip measures 3.16×82mm, with 14,000 components.

查看原文本刊更多论文

8b 350MHz闪存ADC

将报道一种电路技术和具有多晶硅基极接触的自对准发射极工艺，提供350MHz转换，功耗为1.5W。具有误差和非线性抑制的闪存A/D转换技术为30MHz输入信号提供了41.5dB的信噪比。该芯片尺寸为3.16×82mm，包含14000个组件。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

求助全文

约1分钟内获得全文求助全文

来源期刊

1987 IEEE International Solid-State Circuits Conference. Digest of Technical Papers

自引率

0.00%

发文量