两个人，发一篇Science！

MoS₂等二维半导体是场效应晶体管的关键候选材料，但二维材料与电介质及金属间的弱范德华间隙，作为低介电常数物理间隔，严重制约了器件的等效氧化层厚度和接触电阻，是微缩的核心瓶颈。维也纳工业大学Tibor Grasser等人定量揭示了泄露抑制与静电及接触电阻微缩限制之间的权衡。研究发现，平衡态下vdW间隙厚度约1.4 Å，其低介电常数（κ≈2）会带来约2.7 Å的EOT寄生惩罚。该间隙虽能抑制栅极漏电，却使接触电阻呈指数级增长。研究指出，多数绝缘体无法达到微缩目标，而消除vdW间隙的“拉链式”界面，如β-BSO-BOS，能实现sub-5 Å的EOT，为突破二维器件微缩限制提供了可行路径。研究表明，未来2D逻辑器件的突破关键在于通过界面工程消除界面真空层，恢复电学连续性。